| Computação paralela... |
| ... área que busca aumentar a capacidade de processamento dividindo um problema em partes menores para serem executadas simultaneamente por múltiplos núcleos. |
| Lei de Moore... |
| ... observada por décadas, previsão feita nos anos 1960 de que o número de transistores nos chips dobraria a cada 18 meses sem aumento de custo ou consumo de energia. |
| Clock... |
| ... microchip (crital) que regula a frequência de operação do computador, a velocidade do computador é medida pela frequência desse clock, geralmente em GHz. |
| Escala de Dennard... |
| ... princípio que afirma que a energia necessária para operar transistores em um volume físico constante se mantém a mesma, mesmo com o aumento do número de transistores. |
| Arquitetura Von Neumann... |
| ... modelo clássico de computador composto por quatro elementos principais: memória (dados e instruções), processador (UC e ULA), entrada/saída e barramento. |
| Arquitetura Harvard... |
| ... similar à de Von Neumann, se diferencia por possuir memórias e barramentos separados para dados e instruções. |
| Registradores... |
| ... espaços de memória muito pequenos e rápidos localizados dentro do processador, com propósitos específicos. |
| Gargalo de código... |
| ... problema causado pelo fluxo constante de dados e instruções disputando o mesmo barramento, solucionado com a adição da memória cache. |
| Gargalo de núcleo... |
| ... limitação térmica e de clock que impediu o aumento de velocidade via frequência, solucionado com uso de múltiplos núcleos (multi-core). |
| Cache Coherent Interconnect (CCI)... |
| ... hardware responsável por gerenciar a coerência dos dados entre as diferentes caches dos múltiplos núcleos de um processador. |
| Gargalo de nuvem... |
| ... demanda excessiva em servidores devido a streaming e IA, solucionado com uso de aceleradores (hardware específicos). |
| Cache Coherent Interconnect for Accelerators (CCIX) / PCIe... |
| ... padrão aberto que roda sobre interfaces PCI Express para permitir a comunicação entre aceleradores de diferentes fabricantes. |
| Memória Cache... |
| ... memória pequena e rápida próxima ao processador que armazena cópias de dados da memória principal para reduzir o uso do barramento e acelerar o acesso. |
| Princípio da localidade espacial... |
| ... tendência de que, ao acessar um dado, seus vizinhos na memória também seja acessados, caches aproveitam isso carregando blocos inteiros. |
| Princípio de localidade temporal... |
| ... tendência de que um dado acessado recentemente tem grande chance de ser acessado novamente em breve. |
| Mapeamento direto... |
| ... estratégia na qual cada bloco da memória principal é mapeado para uma posição fixa no cache, sujeita a falhas por conflitos. |
| Mapeamento associativo por conjunto... |
| ... solução intermediária e amplamente adotada na qual um endereço pode ser mapeado para um conjunto de posições na cache, reduzindo conflitos. |
| Políticas de substituição (LRU, FIFO, Randômica)... |
| ... regras para decidir qual dado remover da cache quando ela está cheia, a Least-Recently Use (RLU) remove o dado menos usado recentemente. |